差分探头高频CMRR变差核心原理

一、探头本体：先看这 4 个内部原因

1. 输入衰减网络的寄生失配

正负两路衰减电阻的并联杂散电容、PCB 走线电容只要差一点，问题就来了。皮法级的 ΔC，在高 dv/dt 开关节点下产生的位移电流差异非常明显——这在半桥、SiC/GaN 测试里最典型。

2. 放大通道的带宽与相位失衡

差分放大两路的幅频、相频响应在高频并不完全重合。共模信号经过两路后产生相位差，等效上就变成了差模输出。

3. 探头老化与校准失效

输入电容漂移、BNC 接头老化、内部屏蔽破损，都会悄悄破坏对称；长期使用后又没做调零（Auto Zero），静态失调会叠加在高频失衡上。

4. 探头带宽上限本身就在那

手册标注的 CMRR 是对应频率下的指标，别只盯着 DC CMRR。很多差分探头在 10MHz 以上 CMRR 就快速跌落——这是规格本身，不是故障。

二、接线：高频 CMRR 的头号杀手

1. 正负引线不等长、不对称

一长一短，两路引线电感、对地寄生电容立刻不一样；长引线还会单独拾取不同的空间电场。两根线必须等长、紧密双绞，尽量缩小环路面积，让外部电场对两根线的耦合量一致。

常见错误做法：一根短直针、另一根拖长鳄鱼夹导线；两根线松散分开、走向不同。

2. 引线过长、悬空过长

引线越长，对地电容与环路电感越大，外部 EMI 耦合差异也越大。纳秒边沿测试，探针悬空长度尽量控制在 ≤5mm，优先直接焊在焊盘上。

3. 接触不良

探针氧化、弹簧针弹力不足、鳄鱼夹虚接，会让两路接触电阻不稳定，动态阻抗不对称。高 dv/dt 下，CMRR 会跟着剧烈跳变。

4. 错误接地、地环路

差分探头浮地测量时，V+、V− 两个输入端都不能接示波器大地。一端接大地、另一端浮地，会直接破坏差分平衡，CMRR 当场崩盘。多探头同时测量时，不同探头接了不同的地，还会形成地环路——地弹噪声以共模形式注入，再因不对称转成差模尖峰。

5. 探头线缆摆放不对称

探头主机、BNC 线缆一边靠近功率板、一边远离；两根输入线一边贴着高压节点、另一边离得远，电场耦合自然不均衡。

三、测试夹具：最容易被忽略的不对称来源

1. 夹具对地寄生电容不对称

夹具上的铜箔、PCB 焊盘、支撑介质，会让 V+ 端对地电容和 V− 端对地电容不相等。哪怕 ΔC 只有 1~3pF，在高压快沿共模电压下，位移电流差就会拉出明显的伪差模尖峰——很容易被误判成器件振铃或尖峰。

典型场景：半桥夹具上管、下管焊盘对地面积不一样，金属支架又偏向一侧。

2. 走线与铜箔带来的电感失配

V+、V− 到被测点的路径电感不一致，高频阻抗 Z = jωL 不匹配，共模信号在两路产生不同压降。

3. 屏蔽设计缺陷

单侧屏蔽、屏蔽板只靠近其中一路探针；金属夹具外壳只接其中一侧参考点，都会造成电场耦合不平衡。

正确做法：采用对称金属屏蔽，屏蔽层单点接地，不要把屏蔽层接到差分输入的任意一端。

4. 夹具负载不对称

夹具上额外挂的电容、电阻只接在其中一路差分输入端，直接破坏探头原始的输入阻抗平衡。

5. 多测试点带来的耦合差异

夹具上其他功率走线、母线靠近了其中一根差分引线，两路受到的 dV/dt 电场干扰就不一致。

四、4 步快速自检：区分"DUT 真实波形"还是"测量伪影"

下面这个小测试，能把器件真实波形和探头+夹具引入的伪差模尖峰分开，双脉冲、半桥测试非常好用：

第 1 步：把差分探头的 V+、V− 短接在一起，同时接到同一个共模快沿信号上。理想情况下，输出应该接近 0。

第 2 步：如果输出出现明显尖峰或毛刺，说明高频 CMRR 不够。

第 3 步：重新做双绞短线、去掉夹具再测一次。如果波形明显变小，问题出在接线或夹具。

第 4 步：换成短线后波形依然不变，那就是探头本身高频 CMRR 不足，或内部已经损坏。